

PATENT COOPERATION TREATY

From the INTERNATIONAL BUREAU

PCT

NOTIFICATION OF ELECTION

(PCT Rule 61.2)

Date of mailing:
25 November 1999 (25.11.99)

To:
Assistant Commissioner for Patents
United States Patent and Trademark
Office
Box PCT
Washington, D.C.20231
ÉTATS-UNIS D'AMÉRIQUE

in its capacity as elected Office

International application No.:
PCT/JP98/02176

Applicant's or agent's file reference:
319800424971

International filing date:
18 May 1998 (18.05.98)

Priority date:

Applicant:
FUJIMOTO, Kazuhisa et al

1. The designated Office is hereby notified of its election made:

in the demand filed with the International preliminary Examining Authority on:
03 July 1998 (03.07.98)

in a notice effecting later election filed with the International Bureau on:

2. The election was

was not

made before the expiration of 19 months from the priority date or, where Rule 32 applies, within the time limit under Rule 32.2(b).

The International Bureau of WIPO
34, chemin des Colombettes
1211 Geneva 20, Switzerland

Facsimile No.: (41-22) 740.14.35

Authorized officer:

J. Zahra
Telephone No.: (41-22) 338.83.38

PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference 319800424971	FOR FURTHER ACTION	See Notification of Transmittal of International Preliminary Examination Report (Form PCT/IPEA/416)
International application No. PCT/JP98/02176	International filing date (day/month/year) 18 May 1998 (18.05.98)	Priority date (day/month/year)
International Patent Classification (IPC) or national classification and IPC G06F 3/06		
Applicant	HITACHI, LTD.	

<ol style="list-style-type: none"> 1. This international preliminary examination report has been prepared by this International Preliminary Examining Authority and is transmitted to the applicant according to Article 36. 2. This REPORT consists of a total of <u>3</u> sheets, including this cover sheet. <p><input checked="" type="checkbox"/> This report is also accompanied by ANNEXES, i.e., sheets of the description, claims and/or drawings which have been amended and are the basis for this report and/or sheets containing rectifications made before this Authority (see Rule 70.16 and Section 607 of the Administrative Instructions under the PCT).</p> <p>These annexes consist of a total of <u>11</u> sheets.</p>
<ol style="list-style-type: none"> 3. This report contains indications relating to the following items: <ul style="list-style-type: none"> I <input checked="" type="checkbox"/> Basis of the report II <input type="checkbox"/> Priority III <input type="checkbox"/> Non-establishment of opinion with regard to novelty, inventive step and industrial applicability IV <input type="checkbox"/> Lack of unity of invention V <input checked="" type="checkbox"/> Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement VI <input type="checkbox"/> Certain documents cited VII <input type="checkbox"/> Certain defects in the international application VIII <input type="checkbox"/> Certain observations on the international application

Date of submission of the demand 03 July 1998 (03.07.98)	Date of completion of this report 11 May 1999 (11.05.1999)
Name and mailing address of the IPEA/JP	Authorized officer
Facsimile No.	Telephone No.

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

PCT/JP98/02176

I. Basis of the report

1. With regard to the elements of the international application:*

 the international application as originally filed the description:

pages _____ 1-77 _____, as originally filed

pages _____, filed with the demand

pages _____, filed with the letter of _____

 the claims:

pages _____ 13-15,18-23,25-31,37-39,42 _____, as originally filed

pages _____, as amended (together with any statement under Article 19

pages _____, filed with the demand

pages _____ 1-12,16,24,36,41 _____, filed with the letter of 10 March 1999 (10.03.1999)

 the drawings:

pages _____ 1-83 _____, as originally filed

pages _____, filed with the demand

pages _____, filed with the letter of _____

 the sequence listing part of the description:

pages _____, as originally filed

pages _____, filed with the demand

pages _____, filed with the letter of _____

2. With regard to the language, all the elements marked above were available or furnished to this Authority in the language in which the international application was filed, unless otherwise indicated under this item.

These elements were available or furnished to this Authority in the following language _____ which is:

 the language of a translation furnished for the purposes of international search (under Rule 23.1(b)). the language of publication of the international application (under Rule 48.3(b)). the language of the translation furnished for the purposes of international preliminary examination (under Rule 55.2 and/or 55.3).

3. With regard to any nucleotide and/or amino acid sequence disclosed in the international application, the international preliminary examination was carried out on the basis of the sequence listing:

 contained in the international application in written form. filed together with the international application in computer readable form. furnished subsequently to this Authority in written form. furnished subsequently to this Authority in computer readable form. The statement that the subsequently furnished written sequence listing does not go beyond the disclosure in the international application as filed has been furnished. The statement that the information recorded in computer readable form is identical to the written sequence listing has been furnished.4. The amendments have resulted in the cancellation of: the description, pages _____ the claims, Nos. 17,32-35,40 the drawings, sheets/fig _____5. This report has been established as if (some of) the amendments had not been made, since they have been considered to go beyond the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**

* Replacement sheets which have been furnished to the receiving Office in response to an invitation under Article 14 are referred to in this report as "originally filed" and are not annexed to this report since they do not contain amendments (Rule 70.16 and 70.17).

** Any replacement sheet containing such amendments must be referred to under item 1 and annexed to this report.

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

PCT/JP98/02176

V. Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement**1. Statement**

Novelty (N)	Claims	1-42	YES
	Claims		NO
Inventive step (IS)	Claims	1-42	YES
	Claims		NO
Industrial applicability (IA)	Claims	1-42	YES
	Claims		NO

2. Citations and explanations

WRITTEN AMENDMENT

(Amendment Under Provision of Patent Law Section 11)

To: Commissioner, Patent Office

1. Identification of International Application

PCT/JP98/02176

2. Applicant for Patent

Name: HITACHI, LTD.

Address: 6, Kanda surugadai 4-chome, Chiyoda-ku
TOKYO 101-8010 JAPAN

Nationality: Japan

Residence: Japan

3. Agent

Name: (6850) Katsuo Ogawa, Patent Attorney

Address: c/o HITACHI, LTD.

5-1, Marunouchi 1-chome,

Chiyoda-ku, TOKYO 100-8220 JAPAN

4. Subject Matter of Amendment

Claims

5. Content of Amendment:

(1) Amendments to claims 1 to 12, claim 24, claim 36
and claim 41 as per separate sheets

(2) Deletion of claim 17, claims 32 to 35, and claim
40 as per separate sheets

6. List of Attached Documents

(1) New sheets of Claims . . . 1 copy

REPLACED BY
ART 34 AMDT

Claims

1. A disk array controller, characterized in that it comprises:

an interface platter on which a channel interface unit to be connected with a host computer and a disk interface to be connected with a disk drive are mounted;

a memory platter on which a memory unit for storing control data for the disk drive is mounted; and

a cable which connects the interface platter and the memory platter.

2. The disk array controller as defined in claim 1, characterized in that it has plural said memory platters and cables which connect the interface platter with each of the plural memory platters.

3. The disk array controller as defined in claim 2, characterized in that it has a cable for connection between the plural memory platters.

4. The disk array controller as defined in claim 2, characterized in that data stored in said memory unit mounted on one of the plural memory platters is the same as that stored in said memory unit mounted on another one of the plural memory platters.

5. The disk array controller as defined in claim 1, characterized in that the memory platter has two areas to

which power is supplied from different power supplies and said memory unit is mounted on each of the areas.

6. The disk array controller as defined in claim 1, characterized in that further it has a cache memory unit which stores data to be recorded in the disk drive.

7. The disk array controller as defined in claim 6, characterized in that the cache memory unit is mounted on the memory platter.

8. The disk array controller as defined in claim 6, characterized in that the interface platter and the memory platter are connected by a cable and the interface platter and the cache memory unit are connected by another cable.

9. The disk array controller as defined in claim 7, characterized in that it has plural said memory platters on which the memory unit and the cache memory unit are mounted and plural cables which connect the interface platter and each of the plural memory platters.

10. The disk array controller as defined in claim 9, characterized in that it has cables which interconnect the plural memory platters.

11. The disk array controller as defined in claim 9, characterized in that the data stored in said memory unit and said cache memory unit mounted on one of the plural memory platters is the same as that stored in said memory

unit and said cache memory unit mounted on another one of the plural memory platters.

12. The disk array controller as defined in claim 1, characterized in that the memory platter has two areas to which power is supplied from different power supplies, and each of the two areas bears the memory unit and the shared memory unit.

13. A disk array controller, characterized in that it comprises:

an interface platter on which a channel interface unit to be connected with a host computer and a disk interface unit to be connected with a disk drive are mounted;

a memory platter on which a memory unit for storing control data for the disk drive is mounted;

a cable which connects the interface platter and the memory platter; and

a selector unit, connected with the channel interface unit, the disk interface unit and the memory unit, which selects requests from the channel interface unit and the disk interface unit.

14. The disk array controller as defined in claim 13, characterized in that the selector unit is mounted on the interface platter.

15. The disk array controller as defined in claim 14, characterized in that the selector unit and the memory unit are connected.

16. The disk array controller as defined in claim 13, characterized in that the selector unit is mounted on the reverse of the surface on which the channel interface unit and the disk interface unit are mounted.

17. A disk array controller, characterized in that it comprises:

an interface platter on which a channel interface unit to be connected with a host computer and a disk interface unit to be connected with a disk drive are mounted;

a memory platter on which a cache memory unit for storing data to be recorded into the disk drive is mounted; and

a cable which connects the interface platter and the memory platter.

18. A disk array controller, characterized in that it comprises:

an interface platter on which a channel interface unit to be connected with a host computer and a disk interface unit to be connected with a disk drive are mounted;

a memory platter on which a cache memory unit for storing data to be recorded into the disk drive is mounted;

a cable which connects the interface platter and the memory platter; and

a selector unit, connected with the channel interface unit, the disk interface unit and the cache memory unit, which selects requests from the channel interface unit and the disk interface unit.

19. The disk array controller as defined in claim 18, characterized in that the selector unit is mounted on the interface platter.

20. The disk array controller as defined in claim 19, characterized in that the selector unit and the memory unit are connected.

21. The disk array controller as defined in claim 19, characterized in that the selector unit is mounted on the reverse of the surface on which the channel interface unit and the disk interface unit are mounted.

22. A disk array controller, characterized in that it comprises:

plural platters on each of which a channel interface unit to be connected with a host computer, a disk interface to be connected with a disk drive and a memory unit for storing control data for the disk drive are mounted; and a cable which interconnects the plural platters;

23. The disk array controller as defined in claim 22, characterized in that the cables include a cable which connects the channel interface unit or the disk interface

unit on one of the plural platters, with the memory unit on another one of the plural platters.

24. A disk array controller, characterized in that it comprises:

plural platters on each of which a channel interface unit to be connected with a host computer, a disk interface to be connected with a disk drive and a memory unit for storing control data for the disk drive are mounted;

a cable which interconnects the plural platters; and a selector unit, connected with the channel interface unit, the disk interface unit and the memory unit which are mounted on one of the plural platters, which selects requests from the channel interface unit and the disk interface unit.

25. The disk array controller as defined in claim 24, characterized in that the selector unit is mounted on the platter.

26. The disk array controller as defined in claim 24, characterized in that the selector unit is connected with the channel interface unit and the disk interface unit which are mounted on another one of the plural platters.

27. A disk array controller, characterized in that it comprises:

plural platters on each of which a channel interface unit to be connected with a host computer, a disk interface to

be connected with a disk drive and a cache memory unit for storing data to be recorded into the disk drive are mounted; cables which interconnect the plural platters; and a selector unit, connected with the channel interface unit, the disk interface unit and the cache memory unit which are mounted on one of the plural platters, which selects requests from the channel interface unit and the disk interface unit.

28. The disk array controller as defined in claim 27, characterized in that the selector unit is mounted on the platter.

29. The disk array controller as defined in claim 27, characterized in that the selector unit is connected with the channel interface unit and the disk interface unit which are mounted on another one of the plural platters.

30. A disk array controller, characterized in that it comprises:

 a first platter on which a channel interface to be connected with a host computer is mounted;

 a second platter on which a disk interface unit to be connected with a disk drive is mounted;

 a third platter on which a memory unit for storing control data for the disk drive is mounted;

 a cable which connects the first and third platters; and

 a cable which connects the second and third platters.

31. The disk array controller as defined in claim 30, characterized in that it has:

 a fourth platter on which a cache memory unit for storing data to be recorded into the disk drive is mounted;

 a cable which connects the first and fourth platters; and

 a cable which connects the second and fourth platters.

32. A disk array controller, characterized in that it comprises:

 an interface platter on which a channel interface to be connected with a host computer, a disk interface unit to be connected with a disk drive, a shared bus connected with the channel interface unit and the disk interface unit, and a shared bus controller, connected with the shared bus, which controls requests from the channel interface unit and disk interface unit;

 a memory platter on which a memory unit for storing control data for the disk drive is mounted; and

 a cable which connects the interface platter and the memory platter.

33. The disk array controller as defined in claim 33, characterized in that it has a cache memory unit for storing data to be recorded into the disk drive.

34. The disk array controller as defined in claim 33, characterized in that the cache memory unit is mounted on the memory platter.

35. A disk array controller, characterized in that it comprises:

an interface platter on which a channel interface unit to be connected with a host computer and a disk interface unit to be connected with a disk drive are mounted; and

a memory platter on which a memory unit for storing control data for the disk drive is mounted,

wherein the orientation of the interface platter is different from that of the memory platter.

36. The disk array controller as defined in claim 35, characterized in that the interface platter is perpendicular to the memory platter.

37. A disk array controller, characterized in that it comprises:

plural interface platters on each of which a channel interface unit to be connected with a host computer and a disk interface unit to be connected with a disk drive are mounted; and

a memory platter on which a memory unit for storing control data for the disk drive is mounted,

wherein the memory platter is located between the plural interface platters.

38. A disk array controller, characterized in that it comprises:

plural platters on each of which a channel interface unit to be connected with a host computer, a disk interface unit to be connected with a disk drive and a memory unit for storing control data for the disk drive are mounted,

wherein one of the plural platters is located above another one of the plural platters.

39. The disk array controller as defined in claim 38, characterized in that said one platter and said other platter are vertical.

40. A disk array controller, characterized in that it comprises:

an interface platter on which a channel interface unit to be connected with a host computer and a disk interface unit to be connected with a disk drive are mounted; and

a memory platter on which a cache memory unit for storing data to be recorded into the disk drive is mounted,

wherein the orientation of the interface platter is different from that of the memory platter.

41. The disk array controller as defined in claim 40, characterized in that the interface platter is perpendicular to the memory platter.

42. A disk array controller, characterized in that it comprises:

plural interface platters on each of which a channel interface to be connected with a host computer and a disk interface to be connected with a disk drive are mounted; and

a memory platter on which a cache memory unit for storing data to be recorded into the disk drive is mounted,

wherein the memory platter is located between the plural interface platters.



1

答弁書

特許庁審査官 野崎 大進 殿

1. 國際出願の表示

PCT/JP98/02176

2. 出願人

名 称 株式会社 日立製作所

HITACHI, LTD.

あて名 〒101-8010

日本国東京都千代田区神田駿河台四丁目6番地

6, Kanda Surugadai 4-chome, Chiyoda-ku,

TOKYO 101-8010 JAPAN

国 種 日本国 Japan

住 所 日本国 Japan

3. 代理人

氏 名 (6850) 弁理士 小川勝男

OGAWA Katsuo, Patent Attorney (Reg. No. 6850)

あて名 〒100-8220

日本国東京都千代田区丸の内一丁目5番1号

株式会社日立製作所内

電話 東京 3212-1111 (内線 2435)

C/O HITACHI, LTD.

5-1, Marunouchi 1-chome, Chiyoda-ku,

TOKYO 100-8220 JAPAN

4. 通知の日付 12.01.99

5. 答弁の内容 別紙の通り

6. 添付書類の目録

(1) THE SunTMStorEdgeTMA7000 Intelligent Storage ServerTM Technical
White Paper … 1通

以上

答弁の内容

1. PCT 見解書によれば、請求項 1, 2, 4, 6, 7, 9, 11, 17, 32 乃至 35, 40 に記載された発明は、JP, 7-209

94, A (株式会社日立製作所), 24. 1月. 1995 (24.

5 01. 95) & DE, 4422786, A1 (以下、「文献1」という。) により、進歩性がないとのことであります。

2. そこで、出願人は、本見解書を考慮して、本書同日付手続補正書により、請求の範囲を補正致しました。

なお、補正した請求項に記載された発明の記載箇所を示しますので、ご参考下さい。ただし、請求項 16、請求項 24、請求項 36、請求項 41 の補正は実体的なものではないので、割愛します。

(1) 請求項 1: 明細書第 12 頁乃至第 15 頁 (実施例 1) 及び第 1 図並びに第 4 図。

(2) 請求項 2 乃至 4: 明細書第 15 頁乃至第 16 頁 (実施例 2) 及び第 31 図並びに第 34 図。

(3) 請求項 5: 明細書第 16 頁乃至第 17 頁 (実施例 3) 及び第 45 図。

(4) 請求項 6 乃至 9: 明細書第 17 頁乃至第 18 頁 (実施例 4) 及び第 17 図並びに第 18 図。

20 (5) 請求項 10 乃至 12: 明細書第 18 頁乃至第 20 頁 (実施例 5) 及び第 53 図並びに第 54 図。

また、進歩性なしとの見解が示された請求項 17、請求項 32 乃至 35、及び請求項 41 は削除致しました。

3. 以下、補正後の請求項 1 及び請求項 8 に記載された発明が、文献 25 1 より自明でないことを御説明致します。

(請求項 1 について)

請求項 1 に記載されたディスクアレイ制御装置の特徴は、「少なくともホストコンピュータとのインターフェース部と、アクセスパスインターフェース部とが実装されたチャネルインターフェース・パッケージと、少なくともディスク装置とのインターフェース部と、アクセスパスインターフェース部とが実装されたディスクインターフェースパッケージと、上記ディスク装置の制御情報を格納するメモリ部と、アクセスパスインターフェース部とが実装されたメモリパッケージとを有し、上記チャネルインターフェースパッケージ内の上記アクセスパスインターフェース部と、上記メモリパッケージ内の上記アクセスパスインターフェース部との間、及び上記ディスクインターフェースパッケージ内の上記アクセスパスインターフェース部と、上記メモリパッケージ内の上記アクセスパスインターフェース部との間をそれぞれケーブルで接続したこと」にあります。これにより、チャネルインターフェース・パッケージと、メモリパッケージとの間のアクセスパス、又はディスクインターフェースパッケージと、メモリパッケージとの間のアクセスパスの性能をスケーラブルに変更することができます。

一方、文献 1 には、見解書に記載されているように、ホストコンピュータと接続されるホストアダプタと、ディスク装置と接続されるディスクアダプタとが実装されたメインplatettaと、キャッシュメモリパッケージが実装されたキャッシュユニットと、メインplatettaとキャッシュユニットを接続するplatetta間接続ケーブルとを有するディスクアレイ制御装置が記載されています（特に、図 7 及び段落 40）。

しかし、文献 1 に、「チャネルインターフェースパッケージ内の
アクセスパスインターフェース部と、メモリパッケージ内のアクセス
パスインターフェース部との間、及びディスクインターフェースパッ
ケージ内のアクセスパスインターフェース部と、メモリパッケージ内
のアクセスパスインターフェース部との間をそれぞれケーブルで接続
」する点を開示も示唆もしておりません。また、文献 1 には、チャ
ネルインターフェース・パッケージと、メモリパッケージとの間の
アクセスパス、又はディスクインターフェースパッケージと、メモ
リパッケージとの間のアクセスパスの性能をスケーラブルに変更で
きるようにするという課題について、一切検討しておりません。し
たがって、請求項 1 に記載された発明が文献 1 より自明であるとは
到底考えられません。

(請求項 8 について)

請求項 8 に記載されたディスクアレイ制御装置の特徴は、「少な
くともホストコンピュータとのインターフェース部と、アクセスパス
インターフェース部とが実装されたチャネルインターフェース・パッ
ケージと、少なくともディスク装置とのインターフェース部と、アク
セスパスインターフェース部とが実装されたディスクインターフェー
スパッケージと、上記ディスク装置に記録されるデータを一時的に
保持するキャッシュメモリ部と、アクセスパスインターフェース部と
が実装されたキャッシュメモリパッケージとを有し、上記チャネル
インターフェースパッケージ内の上記アクセスパスインターフェース
部と、上記キャッシュメモリパッケージ内の上記アクセスパスイン
ターフェース部との間、及び上記ディスクインターフェースパッケー
ジ内の上記アクセスパスインターフェース部と、上記キャッシュメモ

リパッケージ内の上記アクセスパスインターフェース部との間をそれ
ぞれケーブルで接続したこと」にあります。

請求項 8 に記載された発明も、上記と同様の論理により、文献 1
より自明であるとは到底考えられません。

5 なお、請求項 2、及び請求項 5 乃至 7 は請求項 1 に従属し、請求
項 3 及び請求項 4 は請求項 2 に従属し、請求項 9 及び請求項 12 は
請求項 8 に従属し、請求項 10 及び請求項 11 は請求項 9 に従属し
ております。したがって、請求項 1 及び請求項 8 に記載された発明
は、文献 1 より自明ではないので、請求項 2 乃至 7 及び請求項 9 乃
10 至 12 に記載された発明も、当然に文献 1 より自明ではないと確信
致します。

4. 最後に、本書に添付した文献 "THE Sun™ StorEdge™ A7000 Intelligent Storage Server™ Technical White Paper" について御説明させて頂きます。本文献には、2つのサブシステムをメモリチャネルで
15 接続する旨が開示されており (pp. 12-13 参照)、本願の請求項 22
との関係が問題になる可能性があります。

しかし、本文献は、www.sun.com からダウンロードしたものですが、出願人は、本文献が実際に公開された日付を特定することができません。また、本文献には、「それぞれに、ホストコンピュータ
20 と接続されるチャネルインターフェース部と、ディスク装置と接続
されるディスクインターフェース部と、上記ディスク装置の制御情報
を格納するメモリ部とが実装された複数のプラッタと、上記複数
のプラッタ間を接続するケーブルとを有する」点を明記してお
りません。

25 5. 以上、御説明致しましたように、本願発明は、文献 1 より自明な

ものではないと確信致します。御再考を賜りますよう御願い申しあげます。

以上

手 続 補 正 書

(法第111条の規定による補正)

特許庁長官 殿

1. 國際出願の表示

P C T / J P 9 8 / 0 2 1 7 6

2. 出願人

名 称 株式会社 日立製作所

HITACHI, LTD.

あて名 〒101-8010

日本国東京都千代田区神田駿河台四丁目6番地

6, Kanda Surugadai 4-chome, Chiyoda-ku,

TOKYO 101-8010 J A P A N

国 種 日本国 Japan

住 所 日本国 Japan

3. 代理人

氏 名 (6850) 弁理士 小川勝男

OGAWA Katsuo, Patent Attorney (Reg. No. 6850)

あて名 〒100-8220

日本国東京都千代田区丸の内一丁目5番1号

株式会社日立製作所内

電話 東京 3212 - 1111 (内線 2435)

C/O HITACHI, LTD.

5-1, Marunouchi 1-chome, Chiyoda-ku,

TOKYO 100-8220 J A P A N

4. 補正の対象

請求の範囲

5. 補正の内容

(1) 別紙の通り、請求の範囲の請求項1乃至12、請求項24、請求項36及び請求項41を補正する。

(2) 別紙の通り、請求の範囲の請求項17、請求項32乃至35、及び請求項40を削除する。

6. 添付書類の目録

(1) 請求の範囲の新たな用紙(第 78 頁、第 78/1 頁、第 79 頁、第 79/1 頁、第 80
頁、第 81 頁、第 82 頁、第 84 頁、第 85 頁、第 86 頁及び第 87 頁) … 1 通
以上

請求の範囲

1. (補正後) 少なくともホストコンピュータとのインターフェース部と、アクセスバスインターフェース部とが実装されたチャネルインターフェース・パッケージと、
5 少なくともディスク装置とのインターフェース部と、アクセスバスインターフェース部とが実装されたディスクインターフェースパッケージと、
上記ディスク装置の制御情報を格納するメモリ部と、アクセスバスインターフェース部とが実装されたメモリパッケージとを
10 有し、
上記チャネルインターフェースパッケージ内の上記アクセスバスインターフェース部と、上記メモリパッケージ内の上記アクセスバスインターフェース部との間、及び上記ディスクインターフェースパッケージ内の上記アクセスバスインターフェース部と、
15 上記メモリパッケージ内の上記アクセスバスインターフェース部との間をそれぞれケーブルで接続したことを特徴とするディスクアレイ制御装置。
2. (補正後) 上記メモリパッケージを複数有し、
上記チャネルインターフェースパッケージ内の上記アクセスバスインターフェース部と、上記複数のメモリパッケージの各メモリパッケージ内の上記アクセスバスインターフェース部との間、及び上記ディスクインターフェースパッケージ内の上記アクセスバスインターフェース部と、上記複数のメモリパッケージの各メモリパッケージ内の上記アクセスバスインターフェース部との間をそれぞれケーブルで接続したことを特徴とする請求項1記
25

載のディスクアレイ制御装置。

3. (補正後) 上記複数のメモリパッケージの間をケーブルで接続したことを特徴とする請求項2記載のディスクアレイ制御装置。

5 4. (補正後) 上記複数のメモリパッケージ内に実装され各メモリ部は同一のデータを保持していることを特徴とする請求項2記載のディスクアレイ制御装置。

5. (補正後) 上記複数のメモリパッケージは、異なる電源から電源を供給されることを特徴とする請求項2記載のディスク
10 アレイ制御装置。

6. (補正後) 上記チャネルインターフェースパッケージと上記ディスクインターフェースパッケージとが同一のプラッタ上に実装されていることを特徴とする請求項1記載のディスクアレイ制御装置。

7. (補正後) 上記チャネルインターフェースパッケージと上記ディスクインターフェースパッケージとが異なるプラッタ上に実装されていることを特徴とする請求項1記載のディスクアレイ制御装置。

5 8. (補正後) 少なくともホストコンピュータとのインターフェース部と、アクセスパスインターフェース部とが実装されたチャネルインターフェース・パッケージと、
少なくともディスク装置とのインターフェース部と、アクセスパスインターフェース部とが実装されたディスクインターフェースパッケージと、
10 上記ディスク装置に記録されるデータを一時的に保持するキャッシュメモリ部と、アクセスパスインターフェース部とが実装されたキャッシュメモリパッケージとを有し、
上記チャネルインターフェースパッケージ内の上記アクセス
15 パスインターフェース部と、上記キャッシュメモリパッケージ内の上記アクセスパスインターフェース部との間、及び上記ディスクインターフェースパッケージ内の上記アクセスパスインターフェース部と、上記キャッシュメモリパッケージ内の上記アクセス
20 パスインターフェース部との間をそれぞれケーブルで接続したことと特徴とするディスクアレイ制御装置。

9. (補正後) 上記キャッシュメモリパッケージを複数有し、
上記チャネルインターフェースパッケージ内の上記アクセス
25 パスインターフェース部と、上記複数のキャッシュメモリパッケージの各メモリパッケージ内の上記アクセスパスインターフェース部との間、及び上記ディスクインターフェースパッケージ内

の上記アクセスパスインターフェース部と、上記複数のメモリパッケージの各メモリパッケージ内の上記アクセスパスインターフェース部との間をそれぞれケーブルで接続したことを特徴とする請求項 8 記載のディスクアレイ制御装置。

5 10. (補正後) 上記複数のキャッシュメモリパッケージの間をケーブルで接続したことを特徴とする請求項 9 記載のディスクアレイ制御装置。

11. (補正後) 上記複数のキャッシュメモリパッケージ内に実装され各キャッシュメモリ部は同一のデータを保持している

10 ことを特徴とする請求項 9 記載のディスクアレイ制御装置。

12. (補正後) 上記複数のキャッシュメモリパッケージは、異なる電源から電源を供給されることを特徴とする請求項 9 記載のディスクアレイ制御装置。

13. ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装され
5. たメモリプラッタと、

上記インターフェースプラッタと上記メモリプラッタとを接
続するケーブルと、

上記チャネルインターフェース部と、上記ディスクインターフェース部と、上記メモリ部とに接続され、上記チャネルイン
10 ターフェース及び上記ディスクインターフェース部からの要求
を選択するセレクタ部、

とを有することを特徴とするディスクアレイ制御装置。

14. 上記セレクタ部は、上記インターフェースプラッタに実
装されていることを特徴とする請求項13記載のディスクアレ
15 イ制御装置。

15. 上記ケーブルは、上記セレクタ部と上記メモリ部とを接
続することを特徴とする請求項14記載のディスクアレイ制御
装置。

16. (補正) 上記セレクタ部は、上記チャネルインターフェ
20 イース部と、上記ディスクインターフェース部とが実装されてい
る面と反対側の面に実装されていることを特徴とする請求項1
3記載のディスクアレイ制御装置。

17. 削除

18. ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、

上記ディスク装置に記録されるデータを保持するキャッシュメモリ部が実装されたメモリプラッタと、

上記インターフェースプラッタと上記メモリプラッタとを接続するケーブルと、

上記チャネルインターフェース部と、上記ディスクインターフェース部と、上記キャッシュメモリ部とに接続され、上記チャネルインターフェース及び上記ディスクインターフェース部からの要求を選択するセレクタ部、

とを有することを特徴とするディスクアレイ制御装置。

19. 上記セレクタ部は、上記インターフェースプラッタに実装されていることを特徴とする請求項18記載のディスクアレイ制御装置。

20. 上記ケーブルは、上記セレクタ部と上記メモリ部とを接続することを特徴とする請求項19記載のディスクアレイ制御装置。

21. 上記セレクタ部は、上記チャネルインターフェース部とい上記ディスクインターフェース部とが実装されている面と反対側の面に実装されていることを特徴とする請求項19記載のディスクアレイ制御装置。

れるディスクインターフェース部が実装された第2のプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装された第3のプラッタと、

5 上記第1のプラッタと上記第3のプラッタとを接続するケーブルと、

上記第2のプラッタと上記第3のプラッタとを接続するケーブル、

とを有することを特徴とするディスクアレイ制御装置。

10 3 1. 上記ディスク装置に記録されるデータを保持するキャッシュメモリが実装された第4のプラッタと、

上記第1のプラッタと上記第4のプラッタとを接続するケーブルと、

15 上記第2のプラッタと上記第4のプラッタとを接続するケーブル、

とを有することを特徴とする請求項30記載のディスクアレイ制御装置。

3 2. 削除

3 3 . 削除

3 4 . 削除

3 5 . 削除

3 6 . (補正後) ホストコンピュータと接続されるチャネルイ

5 ンターフェース部と、ディスク装置と接続されるディスクイン
ターフェース部とが実装されたインターフェースプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装され
たメモリプラッタとを有し、

上記インターフェースプラッタと上記メモリプラッタとは直

10 交するように実装したことを特徴とするディスクアレイ制御装
置。

3 7 . それぞれに、ホストコンピュータと接続されるチャネル
インターフェース部と、ディスク装置と接続されるディスクイ
ンターフェース部とが実装された複数のインターフェースプラ

15 ッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装され
たメモリプラッタとを有し、

上記複数のインターフェースプラッタの間に上記メモリプラ
ッタが実装されていることを特徴とするディスクアレイ制御装

20 置。

3 8. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部と、上記ディスク装置の制御情報を格納するメモリ部とが実装された複数のプラッタを有し、上記複数のプラッタの一のプラッタの上方に、上記複数のプラッタの他のプラッタが実装されていることを特徴とするディスクアレイ制御装置。

5 3 9. 上記一のプラッタと上記他のプラッタとは、鉛直方向に実装されていることを特徴とする請求項3 8記載のディスクアレイ制御装置。

10 4 0. 削除

4 1. (補正後) ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、
15 上記ディスク装置に記録されるデータを保持するキャッシュメモリ部が実装されたメモリプラッタとを有し、

上記インターフェースプラッタと上記メモリプラッタとは直交するように実装されることを特徴とするディスクアレイ制御装置。

42. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装された複数のインターフェースプラッタと、

5 上記ディスク装置に記録されるデータを保持するキャッシュメモリ部が実装されたメモリプラッタとを有し、

上記複数のインターフェースプラッタの間に上記メモリプラッタが実装されていることを特徴とするディスクアレイ制御装置。

WRITTEN REPLY

To: Examiner of the Patent Office, Mr. Daishin Nozaki

1. Identification of International Application

PCT/JP98/02176

2. Applicant for Patent

Name: HITACHI, LTD.

Address: 6, Kanda surugadai 4-chome, Chiyoda-ku

TOKYO 101-8010 JAPAN

Nationality: Japan

Residence: Japan

3. Agent

Name: (6850) Katsuo Ogawa, Patent Attorney

Address: c/o HITACHI, LTD.

5-1, Marunouchi 1-chome,

Chiyoda-ku, TOKYO 100-8220 JAPAN

4. Date of Notice

December 1, 1999

5. Content of Reply

as per separate papers

6. List of Attached Documents

THE SunTMStorEdgeTMA7000 Intelligent Storage ServerTM

Technical White Paper . . . 1 copy

Content of Reply

1. The PCT written opinion states that the inventions disclosed in claims 1, 2, 4, 6, 7, 9, 11, 17, 32-35 and 40 have nothing that is non-obvious from JP, 7-20994, A (HITACHI, LTD.) January 24, 1995 (24.01.95) & DE, 4422786, A1 (hereinafter referred to as "Literature 1").
2. Therefore, taking the opinion into consideration, the applicant has made amendments to the claims in the form of written amendment under the same date as this written reply.

The pages and figures which include descriptions of the inventions disclosed in the amended claims are listed below for your reference, though the amendments to claims 16, 24, 36 and 41 are omitted here because they are not substantial.

- (1) Claim 1: From page 14 to page 16 (embodiment 1) and Figs. 1 and 4 in the specification
- (2) Claims 2-4: From page 17 to page 18 (embodiment 2) and Figs. 31 and 34
- (3) Claim 5: From page 18 to page 19 (embodiment 3) and Fig. 45 in the specification
- (4) Claims 6-9: From page 19 to page 20 (embodiment 4) and Figs. 17 and 18 in the specification
- (5) Claims 10-12: From page 20 to page 22 (embodiment 5) and Figs. 53 and 54 in the specification

Claims 17, 32-35 and 41 have been deleted since the opinion has stated that they have no non-obviousness.

The applicant would like to explain below the reason why the inventions disclosed in the amended claims 1 and 8 are not obvious from Literature 1.

(Claim 1)

The disk array controller mentioned in claim 1 is characterized in that "it comprises: an interface package in which at least a channel interface unit with a host computer and an access path interface unit are packaged; a disk interface package in which at least a disk interface unit with a disk drive and an access path interface unit are packaged; and a memory package in which a memory unit for storing control data for the disk drive and an access path interface unit are packaged, and that connections are made between the access path interface unit in the channel interface package and the access path interface unit in the memory package, and between the access path interface unit in the disk interface package and the access path interface unit in the memory package by cables." This makes it possible to provide scalability in the performance of the access path between the channel interface package and memory package or

the access path between the disk interface package and memory package.

On the other hand, as stated in the written opinion, Literature 1 discloses a disk array controller which comprises a main platter on which a host adapter to be connected with a host computer and a disk adapter to be connected with a disk drive are mounted, a cache unit bearing a cache memory package, and a inter-platter connection cable which connects the main platter and the cache unit (particularly in Fig.7 and paragraph 40).

However, Literature 1 does not disclose nor suggests that "connections are made between the access path interface unit in the channel interface package and the access path interface unit in the memory package and between the access path interface unit in the disk interface package and the access path interface unit in the memory package by cables." Besides, Literature 1 includes no reference to the subject of making scalable the performance of the access path between the channel interface package and memory package or the access path between the disk interface package and memory package. For these reasons, it can never be said that the invention disclosed in claim 1 is obvious from Literature 1.

(Claim 8)

The disk array controller disclosed in claim 8 is characterized in that "it comprises: an interface package in which at least a channel interface unit with a host computer and an access path interface unit are packaged; a disk interface package in which at least a disk interface unit with a disk drive and an access path interface unit are packaged; and a cache memory package in which a cache memory unit for temporarily storing data to be recorded into the disk drive is packaged, and that connections are made between the access path interface unit in the channel interface package and the access path interface unit in the cache memory package and between the access path interface unit in the disk interface package and the access path interface unit in the cache memory package by cables."

For the same reasons as above, it can never be said that the invention disclosed in claim 8 is obvious from Literature 1.

Claim 2 and claims 5 to 7 are dependent on claim 1; claims 3 and 4 are dependent on claim 2; claims 9 and 12 are dependent on claim 8; and claims 10 and 11 are dependent on claim 9. Therefore, since the inventions disclosed in claims 1 and 8 are not obvious from Literature 1, the applicant is convinced that the inventions disclosed in claims 2 to 7 and claims 9 to 12 are not obvious from Literature 1.

4. Lastly, the applicant would like to explain the document attached hereto, THE SunTMStorEdgeTMA7000 Intelligent Storage ServerTM Technical White Paper. This literature discloses that two subsystems are interconnected via a memory channel (see pp. 12-13), which may cause some doubt about patentability of claim 22 in this application.

However, this literature has been downloaded from WWW.sun.com/ and the applicant cannot identify the date when it was published actually. This literature has no description that "plural platters on each of which a channel interface unit to be connected with a host computer, a disk interface unit to be connected with a disk drive and a memory unit for storing control data for the disk drive are mounted; and a cable which interconnects the plural platters."

5. For the above-mentioned reasons, the applicant believes that the application is not obvious from the above-mentioned Literature and would like you to reexamine it.

PCT

特許協力条約

国際予備審査報告

REC'D 28 MAY 1999

WIPO PCT

(法第12条、法施行規則第56条)
[PCT 36条及びPCT規則70]

出願人又は代理人 の書類記号	319800 424971	今後の手続きについては、国際予備審査報告の送付通知（様式PCT/IPEA/416）を参照すること。
国際出願番号 PCT/JP98/02176	国際出願日 (日.月.年) 18.05.98	優先日 (日.月.年)
国際特許分類 (IPC) Int. Cl. G06F3/06		
出願人（氏名又は名称） 株式会社日立製作所		

1. 国際予備審査機関が作成したこの国際予備審査報告を法施行規則第57条（PCT 36条）の規定に従い送付する。

2. この国際予備審査報告は、この表紙を含めて全部で 3 ページからなる。

この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び／又はこの国際予備審査機関に対しても訂正を含む明細書、請求の範囲及び／又は図面も添付されている。
(PCT規則70.16及びPCT実施細則第607号参照)
この附属書類は、全部で 11 ページである。

3. この国際予備審査報告は、次の内容を含む。

I 国際予備審査報告の基礎
II 優先権
III 新規性、進歩性又は産業上の利用可能性についての国際予備審査報告の不作成
IV 発明の単一性の欠如
V PCT 35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明
VI ある種の引用文献
VII 国際出願の不備
VIII 国際出願に対する意見

国際予備審査の請求書を受理した日 03.07.98	国際予備審査報告を作成した日 11.05.99
名称及びあて先 日本国特許庁 (IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官（権限のある職員） 野崎 大進 電話番号 03-3581-1101 内線 3520
	5E 9289

I. 国際予備審査報告の基礎

1. この国際予備審査報告は下記の出願書類に基づいて作成された。(法第6条(PCT14条)の規定に基づく命令に応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。PCT規則70.16, 70.17)

 出願時の国際出願書類

明細書 第 1 - 7 7 ページ、
明細書 第 _____ ページ、
明細書 第 _____ ページ、

請求の範囲 第 13-15, 18-23, 25-31, 37-39, 42 項、
請求の範囲 第 _____ 項、
請求の範囲 第 _____ 項、
請求の範囲 第 1-12, 16, 24, 36, 41 項、

図面 第 1 - 8 3 ページ/~~図~~、
図面 第 _____ ページ/~~図~~、
図面 第 _____ ページ/~~図~~、

明細書の配列表の部分 第 _____ ページ、
明細書の配列表の部分 第 _____ ページ、
明細書の配列表の部分 第 _____ ページ、

出願時に提出されたもの
国際予備審査の請求書と共に提出されたもの
付の書簡と共に提出されたもの

出願時に提出されたもの
PCT19条の規定に基づき補正されたもの
国際予備審査の請求書と共に提出されたもの
付の書簡と共に提出されたもの

出願時に提出されたもの
国際予備審査の請求書と共に提出されたもの
付の書簡と共に提出されたもの

出願時に提出されたもの
国際予備審査の請求書と共に提出されたもの
付の書簡と共に提出されたもの

2. 上記の出願書類の言語は、下記に示す場合を除くほか、この国際出願の言語である。

上記の書類は、下記の言語である _____ 語である。

國際調査のために提出されたPCT規則23.1(b)にいう翻訳文の言語
 PCT規則48.3(b)にいう国際公開の言語
 國際予備審査のために提出されたPCT規則55.2または55.3にいう翻訳文の言語

3. この国際出願は、ヌクレオチド又はアミノ酸配列を含んでおり、次の配列表に基づき国際予備審査報告を行った。

この国際出願に含まれる書面による配列表
 この国際出願と共に提出されたフレキシブルディスクによる配列表
 出願後に、この国際予備審査(または調査)機関に提出された書面による配列表
 出願後に、この国際予備審査(または調査)機関に提出されたフレキシブルディスクによる配列表
 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった
 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。

4. 補正により、下記の書類が削除された。

明細書 第 _____ ページ
 請求の範囲 第 17, 32-35, 40 項
 図面 図面の第 _____ ページ/~~図~~

5. この国際予備審査報告は、補充欄に示したように、補正が出願時における開示の範囲を越えてされたものと認められるので、その補正がされなかったものとして作成した。(PCT規則70.2(c) この補正を含む差し替え用紙は上記1.における判断の際に考慮しなければならず、本報告に添付する。)

V. 新規性、進歩性又は産業上の利用可能性についての法第12条（PCT35条(2)）に定める見解、それを裏付ける文献及び説明

1. 見解

新規性 (N)

請求の範囲 1-42 有
請求の範囲 _____ 無

進歩性 (I S)

請求の範囲 1-42 有
請求の範囲 _____ 無

産業上の利用可能性 (I A)

請求の範囲 1-42 有
請求の範囲 _____ 無

2. 文献及び説明 (PCT規則70.7)

請求の範囲

1. (補正後) 少なくともホストコンピュータとのインターフェース部と、アクセスパスインターフェース部とが実装されたチャネルインターフェース・パッケージと、

5 少なくともディスク装置とのインターフェース部と、アクセスパスインターフェース部とが実装されたディスクインターフェースパッケージと、

上記ディスク装置の制御情報を格納するメモリ部と、アクセスパスインターフェース部とが実装されたメモリパッケージとを
10 有し、

上記チャネルインターフェースパッケージ内の上記アクセスパスインターフェース部と、上記メモリパッケージ内の上記アクセスパスインターフェース部との間、及び上記ディスクインターフェースパッケージ内の上記アクセスパスインターフェース部と、
15 上記メモリパッケージ内の上記アクセスパスインターフェース部との間をそれぞれケーブルで接続したことを特徴とするディスクアレイ制御装置。

2. (補正後) 上記メモリパッケージを複数有し、

上記チャネルインターフェースパッケージ内の上記アクセスパスインターフェース部と、上記複数のメモリパッケージの各メモリパッケージ内の上記アクセスパスインターフェース部との間、
20 及び上記ディスクインターフェースパッケージ内の上記アクセスパスインターフェース部と、上記複数のメモリパッケージの各メモリパッケージ内の上記アクセスパスインターフェース部との間をそれぞれケーブルで接続したことを特徴とする請求項1記

78/1

載のディスクアレイ制御装置。

3. (補正後) 上記複数のメモリパッケージの間をケーブルで接続したことを特徴とする請求項2記載のディスクアレイ制御装置。

5 4. (補正後) 上記複数のメモリパッケージ内に実装され各メモリ部は同一のデータを保持していることを特徴とする請求項2記載のディスクアレイ制御装置。

5. (補正後) 上記複数のメモリパッケージは、異なる電源から電源を供給されることを特徴とする請求項2記載のディスク10アレイ制御装置。

6. (補正後) 上記チャネルインターフェースパッケージと上記ディスクインターフェースパッケージとが同一のプラッタ上に実装されていることを特徴とする請求項1記載のディスクアレイ制御装置。

7. (補正後) 上記チャネルインターフェースパッケージと上記ディスクインターフェースパッケージとが異なるプラッタ上に実装されていることを特徴とする請求項1記載のディスクアレイ制御装置。

5 8. (補正後) 少なくともホストコンピュータとのインターフェース部と、アクセスパスインタフェース部とが実装されたチャネルインターフェース・パッケージと、

少なくともディスク装置とのインターフェース部と、アクセスパスインタフェース部とが実装されたディスクインターフェースパッケージと、

上記ディスク装置に記録されるデータを一時的に保持するキャッシュメモリ部と、アクセスパスインタフェース部とが実装されたキャッシュメモリパッケージとを有し、

15 上記チャネルインターフェースパッケージ内の上記アクセスパスインタフェース部と、上記キャッシュメモリパッケージ内の上記アクセスパスインタフェース部との間、及び上記ディスクインターフェースパッケージ内の上記アクセスパスインタフェース部と、上記キャッシュメモリパッケージ内の上記アクセスパスインタフェース部との間をそれぞれケーブルで接続したことを特徴とするディスクアレイ制御装置。

20 9. (補正後) 上記キャッシュメモリパッケージを複数有し、上記チャネルインターフェースパッケージ内の上記アクセスパスインタフェース部と、上記複数のキャッシュメモリパッケージの各メモリパッケージ内の上記アクセスパスインタフェース部との間、及び上記ディスクインターフェースパッケージ内

の上記アクセスパスインターフェース部と、上記複数のメモリパッケージの各メモリパッケージ内の上記アクセスパスインターフェース部との間をそれぞれケーブルで接続したことを特徴とする請求項 8 記載のディスクアレイ制御装置。

5 10. (補正後) 上記複数のキャッシュメモリパッケージの間をケーブルで接続したことを特徴とする請求項 9 記載のディスクアレイ制御装置。

11. (補正後) 上記複数のキャッシュメモリパッケージ内に実装され各キャッシュメモリ部は同一のデータを保持している
10 ことを特徴とする請求項 9 記載のディスクアレイ制御装置。

12. (補正後) 上記複数のキャッシュメモリパッケージは、異なる電源から電源を供給されることを特徴とする請求項 9 記載のディスクアレイ制御装置。

13. ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装された
5 メモリプラッタと、

上記インターフェースプラッタと上記メモリプラッタとを接続するケーブルと、

上記チャネルインターフェース部と、上記ディスクインターフェース部と、上記メモリ部とに接続され、上記チャネルインターフェース及び上記ディスクインターフェース部からの要求
10 を選択するセレクタ部、

とを有することを特徴とするディスクアレイ制御装置。

14. 上記セレクタ部は、上記インターフェースプラッタに実装されていることを特徴とする請求項13記載のディスクアレイ
15 制御装置。

15. 上記ケーブルは、上記セレクタ部と上記メモリ部とを接続することを特徴とする請求項14記載のディスクアレイ制御装置。

16. (補正) 上記セレクタ部は、上記チャネルインターフェース部と、上記ディスクインターフェース部とが実装されている面と反対側の面に実装されていることを特徴とする請求項13記載のディスクアレイ制御装置。

17. 削除

18. ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、

上記ディスク装置に記録されるデータを保持するキャッシュ
5 メモリ部が実装されたメモリプラッタと、

上記インターフェースプラッタと上記メモリプラッタとを接続するケーブルと、

上記チャネルインターフェース部と、上記ディスクインターフェース部と、上記キャッシュメモリ部とに接続され、上記チャネルインターフェース及び上記ディスクインターフェース部
10 からの要求を選択するセレクタ部、

とを有することを特徴とするディスクアレイ制御装置。

19. 上記セレクタ部は、上記インターフェースプラッタに実装されていることを特徴とする請求項18記載のディスクアレイ
15 制御装置。

20. 上記ケーブルは、上記セレクタ部と上記メモリ部とを接続することを特徴とする請求項19記載のディスクアレイ制御装置。

21. 上記セレクタ部は、上記チャネルインターフェース部と
20 い上記ディスクインターフェース部とが実装されている面と反対側の面に実装されていることを特徴とする請求項19記載のディスクアレイ制御装置。

22. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部と、上記ディスク装置の制御情報を格納するメモリ部とが実装された複数のプラッタと、

5 上記複数のプラッタ間を接続するケーブル、
とを有することを特徴とするディスクアレイ制御装置。

23. 上記ケーブルは、上記複数のプラッタ内の一のプラッタ内の上記チャネルインターフェース部または上記ディスクインターフェース部と、上記複数のプラッタ内の他のプラッタ内の上記メモリ部とを接続するケーブルを有することを特徴とする
10 請求項22記載のディスクアレイ制御装置。

24. (補正) 上記複数のプラッタの一のプラッタ内に実装された上記チャネルインターフェース部と上記ディスクインターフェース部と上記メモリ部とに接続され、上記チャネルインターフェース及び上記ディスクインターフェース部からの要求を
15 選択するセレクタ部、

を有することを特徴とする請求項22記載のディスクアレイ制御装置。

れるディスクインターフェース部が実装された第2のプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装された第3のプラッタと、

5 上記第1のプラッタと上記第3のプラッタとを接続するケーブルと、

上記第2のプラッタと上記第3のプラッタとを接続するケーブル、

とを有することを特徴とするディスクアレイ制御装置。

10 3 1. 上記ディスク装置に記録されるデータを保持するキャッシュメモリが実装された第4のプラッタと、

上記第1のプラッタと上記第4のプラッタとを接続するケーブルと、

15 上記第2のプラッタと上記第4のプラッタとを接続するケーブル、

とを有することを特徴とする請求項30記載のディスクアレイ制御装置。

3 2. 削除

3 3 . 削除

3 4 . 削除

3 5 . 削除

3 6 . (補正後) ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装されたメモリプラッタとを有し、

上記インターフェースプラッタと上記メモリプラッタとは直交するように実装したことを特徴とするディスクアレイ制御装置。

3 7 . それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装された複数のインターフェースプラッタと、

上記ディスク装置の制御情報を格納するメモリ部が実装されたメモリプラッタとを有し、

上記複数のインターフェースプラッタの間に上記メモリプラッタが実装されていることを特徴とするディスクアレイ制御装置。

38. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部と、上記ディスク装置の制御情報を格納するメモリ部とが実装された複数のプラッタを有し、上記複数のプラッタの一のプラッタの上方に、上記複数のプラッタの他のプラッタが実装されていることを特徴とするディスクアレイ制御装置。
5

39. 上記一のプラッタと上記他のプラッタとは、鉛直方向に実装されていることを特徴とする請求項38記載のディスクアレイ制御装置。
10

40. 削除

41. (補正後) ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装されたインターフェースプラッタと、
15 上記ディスク装置に記録されるデータを保持するキャッシュメモリ部が実装されたメモリプラッタとを有し、
上記インターフェースプラッタと上記メモリプラッタとは直交するように実装されることを特徴とするディスクアレイ制御装置。

42. それぞれに、ホストコンピュータと接続されるチャネルインターフェース部と、ディスク装置と接続されるディスクインターフェース部とが実装された複数のインターフェースプラッタと、

5 上記ディスク装置に記録されるデータを保持するキャッシュメモリ部が実装されたメモリプラッタとを有し、

上記複数のインターフェースプラッタの間に上記メモリプラッタが実装されていることを特徴とするディスクアレイ制御装置。

特許協力条約

発信人 日本国特許庁(国際予備審査機関)

出願人代理人

小川 勝男



殿

あて名

〒 100-8220

東京都千代田区丸の内一丁目5番1号
株式会社日立製作所 特許部内

PCT

国際予備審査報告の送付の通知書

(法施行規則第57条)
(PCT規則71.1)発送日
(日.月.年)

25.05.99

出願人又は代理人
の書類記号

319800424971

重要な通知

国際出願番号

PCT/JP98/02176

国際出願日

(日.月.年) 18.05.98

優先日

(日.月.年)

出願人(氏名又は名称)

株式会社日立製作所

1. 国際予備審査機関は、この国際出願に関して国際予備審査報告及び付属書類が作成されている場合には、それらをこの送付書とともに送付することを、出願人に通知する。
2. 国際予備審査報告及び付属書類が作成されている場合には、すべての選択官庁に通知するために、それらの写しを国際事務局に送付する。
3. 選択官庁から要求があったときは、国際事務局は国際予備審査報告(付属書類を除く)の英語の翻訳文を作成し、それをその選択官庁に送付する。
4. 注意

出願人は、各選択官庁に対し優先日から30月以内に(官庁によってはもっと遅く)所定の手続(翻訳文の提出及び国内手数料の支払い)をしなければならない(PCT39条(1))(様式PCT/IB/301とともに国際事務局から送付された注を参照)。

国際出願の翻訳文が選択官庁に提出された場合には、その翻訳文は、国際予備審査報告の付属書類の翻訳文を含まなければならない。

この翻訳文を作成し、関係する選択官庁に直接送付するのは出願人の責任である。

選択官庁が適用する期間及び要件の詳細については、PCT出願人の手引き第II巻を参照すること。

名称及びあて名 日本国特許庁 (IPEA/JP) 郵便番号 100-8915 東京都千代田区霞が関三丁目4番3号	権限のある職員 特許庁長官	5E 9289
電話番号 03-3581-1101 内線 3520		

注 意

1. 文献の写しの請求について

国際予備審査報告に記載された文献であって国際調査報告に記載されていない文献の複写

特許庁にこれらの引用文献の写しを請求することができますが、日本特許情報機構でもこれらの引用文献の複写物を販売しています。日本特許情報機構に引用文献の複写物を請求する場合は下記の点に注意してください。

[申込方法]

(1) 特許（実用新案・意匠）公報については、下記の点を明記してください。

○特許・実用新案及び意匠の種類

○出願公告又は出願公開の年次及び番号（又は特許番号、登録番号）

○必要部数

(2) 公報以外の文献の場合は、下記の点に注意してください。

○国際予備審査報告の写しを添付してください（返却します）。

[申込み及び照会先]

〒100 東京都千代田区霞が関3-4-2 商工会館・弁理士会館ビル
財団法人 日本特許情報機構 サービス課

TEL 03-3503-3900

注) 特許庁に対して文献の写しの請求をすることができる期間は、国際出願日から7年です。

2. 各選択官庁に対し、国際出願の写し（既に国際事務局から送達されている場合は除く）及びその所定の翻訳文を提出し、国内手数料を支払うことが必要となります。その期限については各国ごとに異なりますので注意してください。（条約第22条、第39条及び第64条(2)(a)(i)参照）

特許協力条約

PCT

国際予備審査報告

(法第12条、法施行規則第56条)
〔PCT36条及びPCT規則70〕

出願人又は代理人 の書類記号 319800 424971	今後の手続きについては、国際予備審査報告の送付通知（様式PCT/IPEA/416）を参照すること。	
国際出願番号 PCT/JP98/02176	国際出願日 (日.月.年) 18.05.98	優先日 (日.月.年)
国際特許分類 (IPC) Int. C16G06F3/06		
出願人 (氏名又は名称) 株式会社日立製作所		

1. 国際予備審査機関が作成したこの国際予備審査報告を法施行規則第57条 (PCT36条) の規定に従い送付する。

2. この国際予備審査報告は、この表紙を含めて全部で 3 ページからなる。

この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び／又はこの国際予備審査機関に対して訂正を含む明細書、請求の範囲及び／又は図面も添付されている。
(PCT規則70.16及びPCT実施細則第607号参照)
この附属書類は、全部で 11 ページである。

3. この国際予備審査報告は、次の内容を含む。

I 国際予備審査報告の基礎

II 優先権

III 新規性、進歩性又は産業上の利用可能性についての国際予備審査報告の不作成

IV 発明の単一性の欠如

V PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明

VI ある種の引用文献

VII 国際出願の不備

VIII 国際出願に対する意見

国際予備審査の請求書を受理した日 03.07.98	国際予備審査報告を作成した日 11.05.99
名称及びあて先 日本国特許庁 (IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 野崎 大進 電話番号 03-3581-1101 内線 3520
	5E 9289

I. 国際予備審査報告の基礎

1. この国際予備審査報告は下記の出願書類に基づいて作成された。(法第6条(PCT14条)の規定に基づく命令に応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。PCT規則70.16, 70.17)

出願時の国際出願書類

明細書 第 1-77 ページ、
明細書 第 _____ ページ、
明細書 第 _____ ページ、
出願時に提出されたもの
国際予備審査の請求書と共に提出されたもの
付の書簡と共に提出されたもの

請求の範囲 第 13-15, 18-23, 25-31, 37-39, 42項、
請求の範囲 第 _____ 項、
請求の範囲 第 _____ 項、
請求の範囲 第 1-12, 16, 24, 36, 41 項、
出願時に提出されたもの
PCT19条の規定に基づき補正されたもの
国際予備審査の請求書と共に提出されたもの
10.03.99 付の書簡と共に提出されたもの

図面 第 1-83 ページ/図、
図面 第 _____ ページ/図、
図面 第 _____ ページ/図、
出願時に提出されたもの
国際予備審査の請求書と共に提出されたもの
付の書簡と共に提出されたもの

明細書の配列表の部分 第 _____ ページ、
明細書の配列表の部分 第 _____ ページ、
明細書の配列表の部分 第 _____ ページ、
出願時に提出されたもの
国際予備審査の請求書と共に提出されたもの
付の書簡と共に提出されたもの

2. 上記の出願書類の言語は、下記に示す場合を除くほか、この国際出願の言語である。

上記の書類は、下記の言語である _____ 語である。

国際調査のために提出されたPCT規則23.1(b)にいう翻訳文の言語
 PCT規則48.3(b)にいう国際公開の言語
 国際予備審査のために提出されたPCT規則55.2または55.3にいう翻訳文の言語

3. この国際出願は、ヌクレオチド又はアミノ酸配列を含んでおり、次の配列表に基づき国際予備審査報告を行った。

この国際出願に含まれる書面による配列表
 この国際出願と共に提出されたフレキシブルディスクによる配列表
 出願後に、この国際予備審査(または調査)機関に提出された書面による配列表
 出願後に、この国際予備審査(または調査)機関に提出されたフレキシブルディスクによる配列表
 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった
 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。

4. 補正により、下記の書類が削除された。

明細書 第 _____ ページ
 請求の範囲 第 17, 32-35, 40 項
 図面 図面の第 _____ ページ/図

5. この国際予備審査報告は、補充欄に示したように、補正が出願時における開示の範囲を越えてされたものと認められるので、その補正がされなかったものとして作成した。(PCT規則70.2(c) この補正を含む差し替え用紙は上記1.における判断の際に考慮しなければならず、本報告に添付する。)

V. 新規性、進歩性又は産業上の利用可能性についての法第12条（PCT35条(2)）に定める見解、それを裏付ける文献及び説明

1. 見解

新規性 (N)

請求の範囲 1-42 有
請求の範囲 _____ 無

進歩性 (I S)

請求の範囲 1-42 有
請求の範囲 _____ 無

産業上の利用可能性 (I A)

請求の範囲 1-42 有
請求の範囲 _____ 無

2. 文献及び説明 (PCT規則70.7)

特許協力条約

発信人 日本国特許庁(国際調査機関)

出願人代理人

小川 勝男

あて名

〒 100-8220

東京都千代田区丸の内一丁目5番1号
株式会社日立製作所 特許部内

PCT

国際調査報告又は国際調査報告を作成しない旨の決定の送付の通知書

(法施行規則第41条)
〔PCT規則44.1〕発送日
(日.月.年)

25.08.98

出願人又は代理人

の書類記号 319800424971

今後の手続きについては、下記1及び4を参照。

国際出願番号

PCT/JP98/02176

国際出願日

(日.月.年) 18.05.98

出願人(氏名又は名称)

株式会社日立製作所

1. 国際調査報告が作成されたこと、及びこの送付書とともに送付することを、出願人に通知する。
PCT19条の規定に基づく補正書及び説明書の提出

出願人は、国際出願の請求の範囲を補正することができる(PCT規則46参照)。

いつ補正書の提出期間は、通常国際調査報告の送付の日から2月である。

詳細については添付用紙の備考を参照すること。

どこへ 直接次の場所へ

The International Bureau of WIPO
34, chemin des Colombettes
1211 Geneva 20, Switzerland
Facsimile No. : (41-22)740.14.35

詳細な手続については、添付用紙の備考を参照すること。

2. 国際調査報告が作成されないこと、及び法第8条第2項(PCT17条(2)(a))の規定による国際調査報告を作成しない旨の決定をこの送付書とともに送付することを、出願人に通知する。

3. 法施行規則第44条(PCT規則40.2)に規定する追加手数料の納付に対する異議の申立てに関して、出願人に下記の点を通知する。

異議の申立てと当該異議についての決定を、その異議の申し立てと当該異議についての決定の両方を指定官庁へ送付することを求める出願人の請求とともに、国際事務局へ送付した。

当該異議についての決定は、まだ行われていない。決定されしだい出願人に通知する。

4. 今後の手続: 出願人は次の点に注意すること。

優先日から18月経過後、国際出願は国際事務局によりすみやかに国際公開される。出願人が公開の延期を望むときは、国際出願又は優先権の主張の取下げの通知がPCT規則90の2.1及び90の2.3にそれぞれ規定されているように、国際公開の事務的な準備が完了する前に国際事務局に到達しなければならない。

出願人が優先日から30月まで(官庁によってはもっと遅く)国内段階の開始を延期することを望むときは、優先日から19月以内に、国際予備審査の請求書が提出されなければならない。

国際予備審査の請求書若しくは、後にする選択により優先日から19箇月以内に選択しなかった又は第II章に拘束されないため選択できなかったすべての指定官庁に対しては優先日から20月以内に、国内段階の開始のための所定手続を取らなければならない。

名称及びあて名 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	権限のある職員 特許庁長官	5E	9289
	電話番号 03-3581-1101 内線 3523		

注 意

1. 国際調査報告の発送日から起算する条約第19条(1)及び規則46.1に従う国際事務局への補正期間に注意してください。
2. 条約22条(2)に規定する期間に注意してください。
3. 文献の写しの請求について

国際調査報告に記載した文献の複写

特許庁にこれらの引用文献の写しを請求することができますが、日本特許情報機構でもこれらの引用文献の複写物を販売しています。日本特許情報機構に引用文献の複写物を請求する場合は下記の点に注意してください。

[申込方法]

- (1) 特許(実用新案・意匠)公報については、下記の点を明記してください。
 - 特許・実用新案及び意匠の種類
 - 出願公告又は出願公開の年次及び番号(又は特許番号、登録番号)
 - 必要部数
- (2) 公報以外の文献の場合は、下記の点に注意してください。
 - 国際調査報告の写しを添付してください(返却します)。

[申込み及び照会先]

〒135 東京都江東区東陽4-1-7 佐藤ダイヤビル
財団法人 日本特許情報機構 サービス課
TEL 03-5690-3900

注意 特許庁に対して文献の写しの請求をすることができる期間は、国際出願日から7年です。

様式PCT/ISA/220の備考

この備考は、PCT19条の規定に基づく補正書の提出に関する基本的な指示を与えるためのものである。この備考は特許協力条約並びにこの条約に基づく規則及び実施細則の規定に基づいている。この備考とそれらの規定とが相違する場合は、後者が適用される。詳細な情報については、WIPOの出版物であるPCT出願人の手引も参照すること。

PCT19条の規定に基づく補正書の提出に関する指示

出願人は、国際調査報告を受領した後、国際出願の請求の範囲を補正する機会が一回ある。しかし、国際出願のすべての部分（請求の範囲、明細書及び図面）が、国際予備審査の手続においても補正できるもので、例えば出願人が仮保護のため補正書を公開することを希望する場合又は国際公開前に請求の範囲を補正する別の理由がある場合を除き、通常PCT19条の規定に基づく補正書を提出する必要はないことを強調しておく。さらに、仮保護は一部の国のみで与えられるだけであることも強調しておく。

補正の対象となるもの

PCT19条の規定により請求の範囲のみ補正することができる。

国際段階においてPCT34条の規定に基づく国際予備審査の手続きにおいて請求の範囲を（更に）補正することができる。

明細書及び図面は、PCT34条の規定に基づく国際予備審査の手続においてのみ補正することができる。

国内段階に移行する際、PCT28条（又はPCT41条）の規定により、国際出願のすべての部分を補正することができる。

いつ

国際調査報告の送付の日から2月又は優先日から16月の内どちらか遅く満了するほうの期間内。しかし、その期間の満了後であっても国際公開の技術的な準備の完了前に国際事務局が補正を受領した場合には、その補正書は、期間内に受理されたものとみなすことを強調しておく（PCT規則46.1）。

補正書を提出すべきところ

補正書は、国際事務局のみに提出でき、受理官庁又は国際調査機関には提出してはいけない（PCT規則46.2）。国際予備審査の請求書を提出した／する場合については、以下を参照すること。

どのように

1以上の請求の範囲の削除、1以上の新たな請求の範囲の追加、又は1以上の請求の範囲の記載の補正による。差替え用紙は、補正の結果、出願当初の用紙と相違する請求の範囲の各用紙毎に提出する。

差替え用紙に記載されているすべての請求の範囲には、アラビア数字を付さなければならない。請求の範囲を削除する場合、その他の請求の範囲の番号を付け直す必要はない。請求の範囲の番号を付け直す場合には、連続番号で付け直さなければならない（PCT実施細則第205号(b)）。補正は国際公開の言語で行う。

補正書にどのような書類を添付しなければならないか

書簡（PCT実施細則第205号(b)）

補正書には書簡を添付しなければならない。

書簡は国際出願及び補正された請求の範囲とともに公開されることはない。これを「PCT19条(1)に規定する説明書」と混同してはならない（「PCT19条(1)に規定する説明書」については、以下を参照）。

書簡は、英語又は仏語を選択しなければならない。ただし、国際出願の言語が英語の場合、書簡は英語で、仏語の場合、書簡は仏語で記載しなければならない。

書簡には、出願時の請求の範囲と補正された請求の範囲との相違について表示しなければならない。特に、国際出願に記載した各請求の範囲との関連で次の表示（2以上の請求の範囲についての同一の表示する場合は、まとめることができる。）をしなければならない。

- (i) この請求の範囲は変更しない。
- (ii) この請求の範囲は削除する。
- (iii) この請求の範囲は追加である。
- (iv) この請求の範囲は出願時の1以上の請求の範囲と差し替える。
- (v) この請求の範囲は出願時の請求の範囲の分割の結果である。

様式PCT/ISA/220の備考（続き）

次に、添付する書簡中の、補正についての説明の例を示す。

1. [請求の範囲の一部の補正によって請求の範囲の項数が48から51になった場合]：“請求の範囲1-29、31、32、34、35、37-48項は、同じ番号のもとに補正された請求の範囲と置き換えられた。請求の範囲30、33及び36項は変更なし。新たに請求の範囲49-51項が追加された。”
2. [請求の範囲の全部の補正によって請求の範囲の項数が15から11になった場合]：“請求の範囲1-15項は、補正された請求の範囲1-11項に置き換えられた。”
3. [原請求の範囲の項数が14で、補正が一部の請求の範囲の削除と新たな請求の範囲の追加を含む場合]：“請求の範囲1-6及び14項は変更なし。請求の範囲7-13は削除。新たに請求の範囲15、16及び17項を追加。”又は“請求の範囲7-13は削除。新たに請求の範囲15、16及び17項を追加。その他の全ての請求の範囲は変更なし。”
4. [各種の補正がある場合]：“請求の範囲1-10項は変更なし。請求の範囲11-13、18及び19項は削除。請求の範囲14、15及び16項は補正された請求の範囲14項に置き換えられた。請求の範囲17項は補正された請求の範囲15、16及び17項に分割された。新たに請求の範囲20及び21項が追加された。”

“PCT19条(1)の規定に基づく説明書”（PCT規則46.4）

補正書には、補正並びにその補正が明細書及び図面に与える影響についての説明書を提出することができる（明細書及び図面はPCT19条(1)の規定に基づいては補正できない）。

説明書は、国際出願及び補正された請求の範囲とともに公開される。

説明書は、国際公開の言語で作成しなければならない。

説明書は、簡潔でなければならず、英語の場合又は英語に翻訳した場合に500語を越えてはならない。

説明書は、出願時の請求の範囲と補正された請求の範囲との相違を示す書簡と混同してはならない。説明書を、その書簡に代えることはできない。説明書は別紙で提出しなければならず、見出しを付すものとし、その見出しは“PCT19条(1)の規定に基づく説明書”の語句を用いることが望ましい。

説明書には、国際調査報告又は国際調査報告に列記された文献との関連性に関して、これらを誹謗する意見を記載してはならない。国際調査報告に列記された特定の請求の範囲に関連する文献についての言及は、当該請求の範囲の補正に関するのみ行うことができる。

国際予備審査の請求書が提出されている場合

PCT19条の規定に基づく補正書の提出の時に国際予備審査の請求書が既に提出されている場合には、出願人は、補正書を国際事務局に提出すると同時にその写しを国際予備審査機関にも提出することが望ましい（PCT規則62.2(a)の第1文を参照）。

国内段階に移行するための国際出願の翻訳について

国内段階に移行する際、PCT19条の規定に基づいて補正された請求の範囲の翻訳を出願時の請求の範囲の翻訳の代わりに又は追加して、指定官庁／選択官庁に提出しなければならないこともあるので、出願人は注意されたい。

指定官庁／選択官庁の詳細な要求については、PCT出願人の手引きの第II巻を参照。

特許協力条

PCT

国際調査報告

(法8条、法施行規則第40、41条)
〔PCT18条、PCT規則43、44〕

出願人又は代理人 3198 の書類記号 00424971	今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220)及び下記5を参照すること。	
国際出願番号 PCT/JP98/02176	国際出願日 (日.月.年) 18.05.98	優先日 (日.月.年)
出願人(氏名又は名称) 株式会社日立製作所		

国際調査機関が作成したこの国際調査報告を法施行規則第41条(PCT18条)の規定に従い出願人に送付する。この写しは国際事務局にも送付される。

この国際調査報告は、全部で 2 ページである。

この調査報告に引用された先行技術文献の写しも添付されている。

- 請求の範囲の一部の調査ができない(第I欄参照)。
- 発明の単一性が欠如している(第II欄参照)。
 - この国際出願と共に提出されたもの
 - 出願人がこの国際出願とは別に提出したもの
 - しかし、出願時の国際出願の開示の範囲を越える事項を含まない旨を記載した書面が添付されていない
 - この国際調査機関が書換えたもの
- 発明の名称は 出願人が提出したものと承認する。
 次に示すように国際調査機関が作成した。

- 要約は 出願人が提出したものと承認する。
 第III欄に示されているように、法施行規則第47条(PCT規則38.2(b))の規定により国際調査機関が作成した。出願人は、この国際調査報告の発送の日から1カ月以内にこの国際調査機関に意見を提出することができる。
- 要約書とともに公表される図は、
 第 1 図とする。 出願人が示したとおりである。 なし
 - 出願人は図を示さなかった。
 - 本図は発明の特徴を一層よく表している。

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. C16 G06F3/06

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. C16 G06F3/06

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1926-1996年

日本国公開実用新案公報 1971-1998年

日本国実用新案登録公報 1996-1998年

日本国登録実用新案公報 1994-1998年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP, 7-20994, A (株式会社日立製作所), 24. 1月. 1995 (24. 01. 95) 段落40, 60, 63, 80, 第 7, 8, 12図 & DE, 4422786, A1 #3493004/6 JP1	1, 2, 4, 6, 7, 9, 11, 17, 32-36, 40, 41
A	1 #3493004/6 DE1	3, 5, 8, 10, 12- 16, 18- 31, 37- 39, 42

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」先行文献ではあるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

11. 08. 98

国際調査報告の発送日 25.08.98

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

野崎 大進

5 E 9289



電話番号 03-3581-1101 内線 3523